In einem Prüfungsprotokoll von J.Zhang steht die Frage, in welchen Abstratktionsebenen ein Rechner betrachtet werden kann.

Hat jemand einen Verdacht, welche Ebenen sind gemeint?
Sowas wie SW/HW und dazwischen ISA zB? Falls ja, weitere?

Vielleicht meint er auch sowas wie
# Rechnerebene
# Hauptblockebene
# Registertransferebene
# Schaltwerkebene
# Ebene elektrischer Schaltungen
# physikalische Ebene

Kann man im Schiffmann glaub ich ein bißchen was drüber finden..

fast…

Ich denke es sind die 6 Ebenen der Computerarchitektur gemeint:

Ebene 5 [b]Problemorientierte Sprache[/b] | [i]compile[/i] 4 [b]Assembler[/b] | [i]assemble[/i] 3 [b]Beriebssystemebene[/b] | [i]teilinterpret. OS[/i] 2 [b]ISA (Instruction Set Architecture)[/b] | [i]Interpretiertes Microprogramm/direkte Ausführung[/i] 1 [b]Microarchitektur[/b] | [i]Hardware[/i] 0 [b]Digitale Logik[/b]
further infos: Tanenbaum: ComputerArchitektur

Ich weiss ja nicht ob Zhang ein eigenes Skript hat. Aber in F3 hatte Lehmann meines erachtens folgende Ebenen angesprochen(am Anfang des Skripts):

Globalstruktur
Prozessorebene
Registertransferebene
Gatterebene

Danke erstmal!
Das hilft schon etwas :)