FB18 - Das Forum für Informatik

fb18.de / Diplom Informatik / Unterbereich Grundstudium / Technische Informatik

VHDL T2 Blatt 6

VHDL T2 Blatt 6 2004-09-29 19:03
Spaceman
Also mit den T1/T2 Musterlösungen hat man wirklich keine Freude!!! Man ist sie nie sicher ob man selber falsch liegt ob ab Möller und seine Jungs wieder Murks gebaut haben. Aber gut nun zum Thema:

Macht es eigentlich Sinn das in der Musterlösungen zu 2.6.4 der 1 Bit Volladierer folgendermaßen gebaut wird:

<code>

ENTITY Volladdierer IS PORT ( a, b, ü0: IN bit; sum, ü1: OUT bit ); END Volladdierer;

ARCHITECTURE Verhalten_VA OF Volladdierer IS
BEGIN
PROCESS( a, b, ü0 )
BEGIN
sum <= (( a XOR b ) AND NOT ü0 ) OR ( NOT a AND NOT b AND ü0 ) OR ( a AND b AND ü0 ); ü1 <= ( a AND b ) OR ( a AND ü0 ) OR ( b AND ü0 );
END PROCESS
END Verhalten_VA;

<\code>

Die Frage ist hierbei ob man wirklich ein PROCESS benutzen muss? Ist doch egal ob die Summe und der Überlauf parallel oder sequentiell mit Werten zugewiesen werden!? Oder… ?

Re: VHDL T2 Blatt 6 2004-09-30 13:40
Anonymer User
Hab ich mich auch schon gefragt. ich halte es fuer ueberfluessig dort ein PROCESS eizubauen. Zumal jeder einzelne PROCESS Block auch sequenziell abgearbeitet wird. Nur wenn man mehrere hat, laufen diese parallel.

Re: VHDL T2 Blatt 6 2004-09-30 17:06
Spaceman
Zumal jeder einzelne PROCESS Block auch sequenziell abgearbeitet wird. Nur wenn man mehrere hat, laufen diese parallel.

Richtig aber soweit ich das verstanden würden die Anweisungen parallel abgearbeitet werden, wenn der PROCESS Block nicht da wäre. Macht also schon nen Unterschied. Frage ist nur warum bei dieser Aufgabe die Anweisungen umbedingt sequenziell abgearbeitet werden müssen. Ich bin ja weiterhin der Meinung das ist in diesem Fall eigentlich egal!? Bei Möller weiß man ja nie ob er sich da wirklich was bei gedacht, oder ob er es nur unnötig kompliziert macht

Re: VHDL T2 Blatt 6 2004-09-30 21:32
TriPhoenix
Ich würde auch sagen, dass das egal ist.