FB18 - Das Forum für Informatik

fb18.de / Diplom Informatik / Unterbereich Grundstudium / Technische Informatik

t1 aufgabe1.5.4

t1 aufgabe1.5.4 2004-07-11 13:30
Anonymer User
hi,

wollte nur mal fragen bei der musterlösung für die Entity von einem Mux-4-1

ENTITY MUX-4-1 IS

PORT(in_a, in_b : IN std_logic;
in_c, in_d : IN std_logic;
sel : IN std_logic_vector(1 DOWNTO 0);
dout : OUT std_logic);

END MUX-4-1;

Die PORT-Anweisung hätte man ja auch so schreiben können, oder nicht?

PORT(in_a, in_b, in_c, in_d : IN std_logic;
sel : IN std_logic_vector(1 DOWNTO 0);
dout : OUT std_logic);

Re: t1 aufgabe1.5.4 2004-07-11 13:40
TriPhoenix
Jo, das sollte kein Problem sein

Re: t1 aufgabe1.5.4 2004-07-11 13:46
Anonymer User
und wenn man das so macht:

ENTITY MUX-4-1 IS
PORT(a, b, c, d, sel1, sel2 : IN bit;
dout : OUT bit);
END ENTITY MUX-4-1;

das wäre doch auch ein 4:1 muxi, oder täusch ich mich da?

Re: t1 aufgabe1.5.4 2004-07-11 13:49
TriPhoenix
das wäre doch auch ein 4:1 muxi, oder täusch ich mich da?

Jup, nur halt einer, der zum einen auf bit anstatt std_logic arbeitet und zum anderen den Auswahleingang als zwei getrennte ports hat. Aber ansonsten ein ganz normaler 4:1 mux

Re: t1 aufgabe1.5.4 2004-07-11 15:10
Anonymer User
Aber : Der Mux-4-1 von dem wir hier sprechen ist der, welcher in Bussystemen genutzt wird und der benoetigt std_logic.

Re: t1 aufgabe1.5.4 2004-07-11 15:18
Anonymer User
Aber : Der Mux-4-1 von dem wir hier sprechen ist der, welcher in Bussystemen genutzt wird und der benoetigt std_logic.
hm die Aufgabe war
"Geben Sie in der VHDL Syntax die Beschreibung für die ENTITY eines 4 zu 1 Multiplexers an."
und nicht
"Geben Sie in der VHDL Syntax die Beschreibung für die ENTITY eines 4 zu 1 Multiplexers zum Einsatz in Bussystemen an."
also kann man sich wohl selber aussuchen was man nun für einen nimmt..

Re: t1 aufgabe1.5.4 2004-07-11 15:35
Anonymer User
Und jetzt kommt die spannende Frage.
Gibt es ein realen Mux4-1 mit Bits…
Und was würdet Ihr in der Klausur schreiben?


Re: t1 aufgabe1.5.4 2004-07-11 15:53
Anonymer User
hm real gibts sowieso keine bit… sind ja alles spannungen *g*
es ist halt eine abstraktion… und wenn man die beim addierer usw machen kann warum nicht auch beim mux..
es kommt eben immer auf die anwendung drauf an..

in der klausur… gute frage… möller-sicherer ist wohl mit std_logic…