Mache ich jemanden mit meinen ganzen Topics nervös? Sorry. Ich bin irgendwie nervös. %)

Wie hatte Monsieur Bergstedt das im Tutorium eigentlich genau gesagt. Wäre es nur einfach für eine mögliche Architecture schlecht, die acht Eingänge in der Entity als Vector zu definieren oder sollte man, auch wenn nur die Entity gefordert ist, die einzelnen Eingänge aufgrund des Weiterdenkens als einzelne IN Bits definieren?

Ich meine, soo viel mehr Aufwand wäre das ja auch nicht, aber Zeit in einer Klausur mit so vielen Möglichkeiten für kleine Fehler ist kostbar. Da würde ich mir dann lieber noch mal irgendeine Normalform zum zweiten Mal durchlesen.

So weit ich weiß, hat er Señor Bergstedt gesagt, dass wir uns um eine Architecture von einem 8-1-Mux keine Sorgen machen sollten, weil wir dann wohl 2 Stunden lang nur am Schreiben sind… er sagte aber, dass man wohl lieber einfache Eingänge benutzt, weil das weniger zu schreiben ist, hinsichtlich der Anzahl der Zeichen . :-)

so müsste eine mux8to1 entity aussehen - glaube ich!!!

entity mux8to1 is
port(Datapath: in std_logic_vector (7 downto 0);
Selectword: in std_logic_vector (2 downto 0);
Y: out std_logic);
end mux8to1;

Ja, so als Vector wäre es mir halt auch lieber. Nur ist das dann in der Arcitecture ziemlich blöde, die einzelnen Dinge aus dem Vector rauszuziehen. Die Architecture brauchen wir nicht. Aber wenn die Frage kommt "Wie kann man den Sudan helfen", wäre eine im Prinzip richtige Antwort ja auch "Wir geben in 5 Billiarden US Dollar", weil wir ihm das Geld (die Architecture) ja nicht geben brauchen. Darauf wollte ich hinaus. Aber gut egal. Eigentlich nerven mich Leute, die solche Frage wie ich stellen. %) Ich schreibe das jetzt auch einfach als Vector hin.

PS Noch Ideen, wo außer beim RS ne Configuration rankommen könnte? Oder vielleicht dieses Mal ein RS-NOR als Variante? Man, ich brauch glaube ich mal ne warme Milch…

Oh und jetzt noch mal zum Fulladder.
Stefan meinte doch, dass die Summe viel kürzer, nämlich mit

sum <= a exor b exor c0;

dargestellt werden könnte. Aber 1 exor 1 exor 1 ist doch 0? Sagt mir, dass ich falsch liege.

hmm.. bei dem Mux ist die Architecture doch auch nit so kompliziert, mal abgesehen, dass du noch Hilfsvariablen in der Architecture brauchst, deswegen fällt die 8zu1 mux wohl aus dem klausurrahmen. denkbar wäre eine 2zu1 mux, da brauchste keinen vector, aber bei einem 4zu1 oder 8zu2 bietet es sich echt an.

die adressierung des vectors ist ja nicht so schwer:

z.B.
Datapath(3) <= 3;


—-


Eine Configuration ist auch beim Fulladder z.B. denkbar. macht nur wenig sinn, da du keine weiteren component initialisieren musst. möller trau ich aber so einen verwirr-shit gut zu!!!

Hmm, mit Klammern ist das vielleicht besser verständlich:

a=b=c0=1:

sum <= (a xor b) xor c0;

((1 xor 1) xor 1)
=> (0 xor 1) => 1

:-)

sag mal, das mit dem Datapath und so, da habe ich gar keine ahnung. kann jemand vielleicht so ein kleines beispiel posten. wie siehts aus?