Im T2-Skript und 2.5.1 haben wir eine VHDL Beschreibung für ein AND mit vier Eingängen. Nachdem wie ich gestern die Zuweisungen verstanden habe, kann man sich diesen IF-ELSE-Part doch auch sparen und das einfach so hinklatschen, oder?

entity and4 is port (a, b, c, d : in bit; y : out bit); end and4; architecture behave of and4 is begin process (a, b, c, d) begin y <= a and b and c and d; end process; end behave;

wieso solltest du hier eine if-else-abfrage starten wollen? macht meiner meinung nach wenig sinn. musst mal unter google nach vhdl suchen, da gibts lauter solche beispiele, wie du es grade vorschlägst!

Ich schlage das nicht vor, mit der Abfrage steht es im Skript. :)

naja, viele Weg führen nach Rom, ist halt so!

Na daran habe ich gerade meine Zweifel. Wenn die hier selbst sagen, dass sie keine VHDL-Experten haben. Ich meine, so etwas geht ja noch. Aber wenn ich mir mal die RS-Flipflop Beschreibung von unseren Fachbereich ansehe und dann das was ich bei Google gefunden habe… Ich weiß nicht, was punktetechnisch passieren würde, wenn ich die exteren Lösung in der Klausur aufschreiben würde…

naja, der unterschied ist, wenn du ein ff mittels eines and-gatters beschreiben sollst und du eine beschreibung aus dem package work benutzen sollst, gibt es wohl nur den einen weg!!!
kommt immer genau auf die aufgabenstellung an!!!

Man kann das ganze sowohl mit WHEN/ELSE, als auch mit einer direkten Anweisung angeben (es geht auch noch mit Case).

In der Klausur werde ich aber auf Bedingungen verzichten, damit sich die Prüfer nicht darum streiten müssen und die Klausur dann bei Möller landet :-)

Also lieber so:

architecture behave of and4 is
begin
process (a, b, c, d)
begin
y <= (a and b) and (c and d);
end process;
end behave;

statt so :

architecture behave of and4 is
begin
process (a, b, c, d)
begin
y <= '1' WHEN a='1' and b='1' and c='1' and d='1' ELSE
'0';
end process;
end behave;