Hi,
in Aufgabe 2.6.4 steht was von einem 8-Bit Volladdiere.
In der Loesung(T2_Blatt6.jpg) ist aber die VHDL Beschreibung eines 1-Bit-VA. Das war doch auch gefragt oder? Ich meine fuer ein 8 Bit Volladdiere wird die Architecture ziemlich lang.
Die Entity wuerde zB. so aussehen
ENTITY 8-bit-va IS
PORT( in_a, in_b : IN bit_vector(7 DOWNTO 0);
in_u0 : IN bit;
out_s : OUT bit_vector(7 DOWNTO 0);
out_u1 : OUT bit);
END 8-bit-va;
Bin ich damit auf dem richtigen Weg, oder verpeil ich da was?
Das weiß ich nicht wirklich, aber ich kann Dir sagen, dass weder in der Bergstedt Gruppe, noch in der Voß Gruppe (welche dort alledings Vertretung von wem anders hatte), der 8-VA behandelt wurde, weil der einfach zu groß ist. Beide Gruppen haben sich die 1 Bit Variante vorgenommen. Das so etwas in der Klausur rankommt ist demnach wohl auch mehr als unwahrscheinlich.
Hi,
in Aufgabe 2.6.4 steht was von einem 8-Bit Volladdiere.
In der Loesung(T2_Blatt6.jpg) ist aber die VHDL Beschreibung eines 1-Bit-VA. Das war doch auch gefragt oder? Ich meine fuer ein 8 Bit Volladdiere wird die Architecture ziemlich lang.
Die Entity wuerde zB. so aussehen
ENTITY 8-bit-va IS
PORT( in_a, in_b : IN bit_vector(7 DOWNTO 0);
in_u0 : IN bit;
out_s : OUT bit_vector(7 DOWNTO 0);
out_u1 : OUT bit);
END 8-bit-va;
Bin ich damit auf dem richtigen Weg, oder verpeil ich da was?
in 2.6.4 ist von einem 8bit VA die rede, und deine entity sieht gut aus.
aber das muss ein tipfehler gewesen sein. die Wertetabelle mit 8x8 bit ist lang…sehr lang…bis man da zur architecture kommt……das dauert. [img]
http://images.rapidforum.com/images/i25.gif[/img]
Ne, die wollten das schon erst so. Möller wollte das erst so. %) Nur die Übungsgruppenleiter dann nicht mehr. [img]
http://images.rapidforum.com/images/i15.gif[/img]
Hmm. Also auf jeden Fall darf das Ding nicht "8-bit-va" heißen. Der Namen muss immer mit einem Buchstaben beginnen. Und ich glaube, außer Zahlen und Buchstaben darf man nur noch den Unterstrich verwenden.
ENTITY Acht-bit-VA IS
PORT( in_a, in_b : IN bit_vector(7 DOWNTO 0);
in_u0 : IN bit;
out_s : OUT bit_vector(7 DOWNTO 0);
out_u1 : OUT bit);
END Acht-bit-VA;
ARCHITECTURE Par_Verhalten_FA of Acht-bit-VA IS
BEGIN
PROCESS(in_a, in_b, in_u0)
BEGIN
out_u1 <= in_u0;
FOR i IN 7 downto 0 LOOP
out_s(i) <= (( in_a(i) XOR in_b(i) ) AND NOT out_u1) OR ( NOT in_a(i) AND NOT in_b(i) AND out_u1 ) OR ( in_a(i) AND in_b(i) AND out_u1 );
out_u1 <= ( in_a(i) AND in_b(i) ) OR ( in_a(i) AND out_u1 ) OR ( in_b(i) AND out_u1 );
END LOOP;
END PROCESS
END Par_Verhalten_FA;
Gruß,
Kevin
Ach nee, sieh einer an, so funktioniert also eine For-Schleife in VHDL… echt interessant kann ich da nur sagen! Folgendes würde es vereinfachen, die Frage ist nur, ob man es auch machen kann/darf?! Ist so eine XOR XOR Geschichte, logisch sollte es keine Schwierigkeiten geben - hab es nachgerechnet… und kann es sein, dass es ein BEGIN zu viel ist? Hab ich nach PROCESS rausgelöscht.
P.S.: In VHDL darf man seit Version '93 auch mehr Zeichen als nur a..z, 0..9 _ zur Verfügung, man sollte sie nur nicht benutzen, damit sie auf älteren Compilern lauffähig bleiben.
ARCHITECTURE Par_Verhalten_FA of Acht-bit-VA IS
BEGIN PROCESS(in_a, in_b, in_u0)
out_u1 <= in_u0;
FOR i IN 7 downto 0 LOOP
out_s(i) <= (( in_a(i) XOR in_b(i) ) XOR out_u1);
out_u1 <= ( in_a(i) AND in_b(i) ) OR ( in_a(i) AND out_u1 ) OR ( in_b(i) AND out_u1 );
END LOOP;
END PROCESS
END Par_Verhalten_FA;
2 ends also 2 begins, ist doch schick,
xor xor sollte auch gehen, mist da fehlt ein compiler… [img]
http://images.rapidforum.com/images/i25.gif[/img]
Kann es sein dass es vielleicht statt
"FOR i IN 7 downto 0 LOOP "
FOR i IN 0 TO 7 LOOP
heißen soll?
Mir ist nicht klar, ob in einer Variablen wie
a_in: IN bit_vector(7 downto 0)
das niederwertigste bit (LSB) in a_in(0)
oder in a_in(7) gespeichert wird.
Ist doch vollkommen egal, denk mal real - Du hast einen Baustein, der ein 8bit VA darstellt - da definierst Du Pins einfach so, wie Du magst entweder 0…7 oder 7..0 an der Ein-/Ausgabe! Hauptsache das Ding tut addieren tun!
Ansonsten schließe ich mich Zappi an und wünsch allen hier viel Glück und noch mehr Wissen für morgen!
Hmm. Also auf jeden Fall darf das Ding nicht "8-bit-va" heißen. Der Namen muss immer mit einem Buchstaben beginnen. Und ich glaube, außer Zahlen und Buchstaben darf man nur noch den Unterstrich verwenden.
Ich zitiere mal kurz[IEEE1076]:
identifier ::= letter { [ underline ] letter_or_digit }
letter_or_digit ::= letter | digit
letter ::= upper_case_letter | lower_case_letter
Es scheint so, als dürfen keine zwei Bodenstriche aufeinander folgen.
Roland
… und wenn Ihr die Korrektoren verwirren wollt, schreibt doch einfach ein paar Zahlen:
16#F#
7#0.5#E1
02#1#E2
5#4_5#E1
Zahl ::= Basis '#' Vorkomma [ '.' Nachkomma ] '#' 'E' Exponent
Basis und Exponent sind dezimal.
Vorkomme und Nachkomma sind in Basis notiert, mit den Ziffern '0123456789ABCDEF'.
Oder eine Zuweisung:
A <= B–C
Muß ja keiner wissen, daß das C nur ein Kommentar ist
Roland
